Populære Innlegg

Redaksjonens - 2019

Fem ganger datakraften

Anonim

Forskere ved Linköpings universitet har utviklet en metode for å øke med en faktor på fem datakraften til en standardalgoritme når den utføres i en type standard chip, FPGA. Den nye metoden er både enkel og smart, men veien til publisering har vært lang.

annonse


Vi arbeider med en programmerbar integrert krets kjent som en "FPGA", som er en forkortelse for "feltprogrammerbar gate array." Dette består av en matrise av logiske porte som kan programmeres in situ, og kan omprogrammeres et ubegrenset antall ganger. De første FPGAene kom inn på markedet i 1985, og salget siden da har økt dramatisk. Markedet er nå dominert av et par store aktører, og forventes å utgjøre USD 9, 8 milliarder i 2020 (Wikipedia). Forskerne har økt i disse sjetongene hastigheten på en algoritme kjent som "rask Fourier-transformasjonen", som brukes i spektralanalyse, radarteknologi og telekommunikasjon.

"Hittil har folk trodd at når en FPGA er full, kan den ikke romme mer. Hvis du vil ha ny funksjonalitet i dette tilfellet, må du fullstendig gjenoppbygge maskinvaren, som er dyr, " sier Oscar Gustafsson, lektor i avdelingen av datateknikk ved Linköpings universitet.

Men Carl Ingemarsson, doktorand ved instituttet, hadde andre ideer. Som en student for flere år siden ble han utfordret til å øke hastigheten på beregningen i en FPGA. Hvis laboratoriegruppen klarte å nå en frekvens som var større enn 450 MHz, ville de ikke måtte utføre det endelige laboratoriet i løpet.

"Dette var det som var nødvendig for å overbevise meg om å undersøke i dybden hvordan logikken er representert inne i brikken, " sier han.

Han oppnådde frekvensen, hoppet over det endelige laboratoriet, og lagde samtidig grunnlaget for doktorgradsarbeidet. Resultatet er at FPGAs i dag kan gjøres for å fungere fem ganger så fort, eller å håndtere fem ganger antall beregninger. Selv om det er sant at Carl kun har bekreftet dette i to familier av FPGA, er det ingen grunn til å tro at det ikke er tilfelle for alle andre familier.

"Dette fremskrittet sparer store summer for krevende beregninger i industrien, og vil gjøre det mulig å implementere ny funksjonalitet uten å måtte bytte ut maskinvaren, " sier Oscar Gustafsson.

Carl Ingemarssons metode er basert på å sørge for at signalet tar en smartere rute gjennom de ulike byggeblokkene i brikken.

"Normalt velger du en algoritme som kan utføre de ønskede beregningene, og deretter bygge opp strukturen, arkitekturen, med de nødvendige blokkene. Dette overføres deretter til FPGA. Men vi har også sett på hvordan logikken er bygget opp, ruter signalene tar, og hva skjer med dem inne i brikken. Vi har da tilpasset arkitekturen og kartleggingen på brikken ved hjelp av resultatene av denne analysen. "

En smart endring i signalruter gir chip en kapasitet som er fem ganger større for hver maskinvareenhet.

"Det bør være mulig å automatisere denne optimaliseringen av brikken, " sier Carl Ingemarsson.

Metoden var imidlertid kanskje for enkelt, eller for genialt, for mange av de vitenskapelige korrekturleserne.

"På ett nivå kan det virke som om vi ikke har endret noe, vi bruker fortsatt de samme standardkomponentene, men vi har økt datakraften med en faktor fem. Dette har gjort det vanskelig å få vår artikkel publisert i et vitenskapelig tidsskrift, forklarer Oscar Gustafsson.

Men løsningen var så smart at noen klarte å plagiere arbeidet før IEEE bestemte seg for å publisere det. Det oppstod plutselig på en IEEE-konferanse, ved hjelp av kopier av diagrammene, med deler av teksten byttet ut og helt forskjellige forfattere. All støttedokumentasjon i form av originale filer og originale diagrammer var imidlertid tilgjengelig på LiU: plagiat ble oppdaget, og forskeren suspendert. Skaden var imidlertid gjort, og publiseringen av den opprinnelige artikkelen ble forsinket med minst et år.

annonse



Historie Kilde:

Materialer fra Linköpings universitet . Merk: Innholdet kan redigeres for stil og lengde.


Tidsreferanse :

  1. Carl Ingemarsson, Petter Kallstrom, Fahad Qureshi, Oscar Gustafsson. Effektiv FPGA Mapping av Pipeline SDF FFT Cores . IEEE Transaksjoner på Very Large Scale Integration (VLSI) Systems, 2017; 1 DOI: 10.1109 / TVLSI.2017.2710479